MT40A512M16LY-075:E FBGA-96 存储器镁光低价出售

特征

•VDD=VDDQ=1.2V±60mV

•VPP=2.5V、-125mV、+250mV

•模上、内部、可调VREFDQ生成

•1.2V伪开漏输入/输出

•在TC温度范围内8192次循环的刷新时间：

-在-40°C至85°C温度下-64ms

在>85°C到95°C的温度下–32毫秒

在>95°C到105°C的温度下–16毫秒

•16家内部银行（x4、x8）：4组，每组4家银行

•8个内部银行（x16）：2组，每组4个银行

•8n位预取架构

•可编程数据选通前置码

•数据选通前序培训

•命令/地址延迟（CAL）

•多用途寄存器读写功能

•写平衡

•自刷新模式

•低功耗自动自刷新（LPASR）

•温度控制刷新（TCR）

•细粒度刷新

•自刷新中止

•最大程度的节能

•输出驱动器校准

•标称端接、驻车端接和动态端接

（ODT）

•数据总线反转（DBI）

•命令/地址（CA）奇偶校验

•数据总线写入循环冗余校验（CRC）

•每DRAM可寻址性

•连通性测试

•符合JEDEC JESD-79-4标准

•sPPR和hPPR能力

选项1标记

•配置

–2 Gig x 4 2G4

–1千兆×8 1G8

-512兆欧x16 512M16

•78球FBGA封装（无铅）–x4，

x8

-9mm x 13.2mm–修订版。首相

–8mm x 12mm–修订版。B、 D，G我们

–7.5mm x 11mm–修订版。E、 H，J SA

•96球FBGA封装（无铅）–x16

–9毫米x14毫米–修订版。哈哈

–8mm x 14mm–修订版。B JY

–7.5mm x 13.5mm–修订版。D、 E，H-LY

–7.5mm x 13mm–修订版。J TB

•定时–循环时间

-0.625ns@CL=22（DDR4-3200）-062E

-0.682ns@CL=21（DDR4-2933）-068

-0.750ns@CL=19（DDR4-2666）-075

-0.750ns@CL=18（DDR4-2666）-075E

-0.833ns@CL=17（DDR4-2400）-083

-0.833ns@CL=16（DDR4-2400）-083E

-0.937ns@CL=15（DDR4-2133）-093E

-1.071ns@CL=13（DDR4-1866）-107E

•工作温度

–商用（0°ื 总费用ื 95°C）无

–工业（–40°ื 总费用ื 95°C）它

–汽车（–40°ื 总费用ื 105摄氏度）

•修订版：A，：B，：D，：E，

：G，：H，：J